IT时代网11月12日消息，AMD在介绍Epyc Venice服务器处理器的技术演示中披露了Zen 6架构的新细节：一个CCD即可容纳12个完整性能核心与48MB共享三级缓存，比现行Zen 5的8核32MB多出一半。这一变化对游戏CPU尤为关键。目前的12核锐龙处理器需要两个CCD，跨芯片通信会拉高延迟；单CCD集成12核后，未来锐龙旗舰有望在一颗芯片内提供12核与完整缓存，通信效率更高。新架构还能简化锐龙X3D系列的设计。现有双CCD的X3D型号需要在两个芯片间分配缓存，单CCD方案可直接集中堆叠，AMD已在Epyc Venice-X服务器处理器上演示过类似组合。基于Zen 6的消费级锐龙处理器预计最快明年晚些时候亮相。

编辑：林一舟