随着AI模型和计算架构快速演进，芯片设计正在发生新的变化。传统通用处理器已经难以满足部分AI工作负载对并行计算、能效和灵活性的要求，专用AI加速器因此成为产业发展的重要方向。

在这一过程中，RISC-V也被越来越多地纳入AI芯片设计的讨论之中。

作为一种开放指令集架构，RISC-V最大的优势在于可定制性。芯片设计企业可以根据自身需求修改指令集、增加专用计算单元，甚至针对特定AI任务重新设计处理器架构。相比固定指令集的商业处理器，这种灵活性为AI芯片创新提供了更多空间。

但问题也随之而来：RISC-V究竟适合承担AI计算本身，还是更适合充当AI加速器的控制核心？

近日，SemiEngineering围绕这一问题组织了一场行业讨论，来自Quadric、Siemens EDA、SignatureIP和Breker的多位业内人士分享了不同观点。其中，一个颇具争议的观点是：**从RISC-V出发设计AI加速器，可能从一开始就选错了方向。**

Quadric首席营销官Steve Roddy对此持明确反对态度。

在他看来，将RISC-V处理器与外部AI加速器组合起来，实际上会人为制造一个系统分区问题：一部分任务运行在可编程处理器上，另一部分则交给外部加速器执行。两者之间需要频繁进行数据交换，不仅增加了片上互连的复杂度，也对编译器提出了更高要求。

随着加速器规模扩大，这种问题还会进一步放大。

Roddy举例称，如果一个100 TOPS的AI系统需要配置16个RISC-V处理器，分别服务于多个加速器模块，那么系统就必须解决复杂的数据调度、互连和验证问题。在他看来，这实际上是在试图弥补架构设计之初就存在的问题。

他的核心逻辑是，CPU擅长处理指针追踪、多线程调度以及动态变化的任务，而AI推理并不完全需要这些能力。对于AI推理而言，很多计算任务在执行前就已经具有相当明确的执行路径，不需要传统CPU为高度不确定的任务调度准备大量硬件资源。

与此同时，传统DSP虽然更接近AI计算需求，但其主要面向向量运算，而AI计算中的重要挑战之一是矩阵乘矩阵运算。

因此，Roddy认为，与其从通用CPU出发不断增加AI功能，不如直接采用原生矩阵计算架构。

不过，RISC-V在AI芯片中的价值，并没有因此被否定。

Breker CEO Dave Kelf对此给出了另一种解释。他认为，RISC-V真正适合发挥作用的地方，可能是AI加速器的控制层。

过去，不少AI加速器主要依靠复杂状态机进行控制，再由主处理器负责调度不同计算模块。但随着加速器规模和复杂度不断提高，这种状态机控制方式逐渐暴露出局限。

Kelf表示，他们已经观察到多家企业开始采用RISC-V处理器承担加速器控制功能。

原因在于，RISC-V允许设计人员根据需求增加自定义指令，例如向量计算指令、矩阵乘法指令，以及用于提高数据加载和存储效率的专用指令。

这些定制化能力能够帮助处理器更高效地协调不同计算模块，降低处理器与加速器之间的数据传输延迟。

他还提到一个实际案例：部分企业在采用SIMT架构进行大规模并行计算时，会遇到不同计算通道执行路径分化的问题。企业通过RISC-V控制处理器承担部分分化任务，将其余计算继续交给加速器执行，从而改善整个系统的运行效率。

这里的关键并不是让RISC-V承担繁重的AI计算，而是让它处理一部分必要的数学运算和控制任务，维持整个加速器系统的高效运行。

这也说明，RISC-V与AI加速器并非简单的替代关系，两者可以通过合理的架构分工实现互补。

当然，定制化指令集带来的灵活性，也意味着更复杂的开发工作。

Roddy指出，RISC-V虽然可以自由增加指令，但企业还需要自行解决编译器、模拟器和验证环境等问题。如果只是进行少量定制，商业处理器IP供应商Tensilica此前已经提供了相对成熟的自动化工具链，可以同步生成相应的编译器、模拟器和验证环境。

因此，他认为，如果企业决定采用RISC-V，就需要充分利用其定制化能力，否则未必能够体现出相对于商业处理器IP的优势。

另一方面，Siemens EDA的Francisca Tan强调，定制指令的验证和芯片内部可观测性同样重要。

随着RISC-V指令集不断扩展，工程师需要能够追踪自定义指令的执行情况，并在芯片调试和流片验证阶段监控内部信号，判断实际性能是否达到设计目标。

Siemens EDA支持针对RISC-V自定义指令进行执行追踪，同时也支持通过压缩指令追踪技术，捕获处理器以及SoC内部互连、总线等不同模块的数据。

SignatureIP高级副总裁Ewald Leiss则进一步将问题延伸到了系统级验证。

他指出，即便自定义指令本身能够正确执行，也不意味着整个芯片就一定能够正常工作。

当多个RISC-V核心与加速器集成在同一个高性能SoC中时，缓存一致性、数据流量突发以及片上网络（NoC）拥塞，都可能带来新的问题，甚至造成互连网络死锁。

换句话说，一条指令可以正确执行，但如果执行所需的数据无法及时到达，整个计算系统仍然可能出现故障。

因此，企业不能只验证指令集本身，还必须从整个SoC系统的角度，对数据流、互连和缓存一致性进行验证。

从这场讨论来看，RISC-V在AI芯片中的定位，实际上正在出现分化。

一方面，RISC-V的开放性和可定制能力，为企业打造差异化处理器提供了机会，尤其是在加速器控制、数据调度和部分专用计算任务上，其价值正在显现。

另一方面，直接将RISC-V作为AI推理的核心计算架构，并不一定是最优选择。如何避免CPU与加速器之间的任务分区、数据搬运和编译器复杂度，仍然是需要解决的问题。

更重要的是，AI芯片的竞争早已不只是计算单元的竞争。指令集、处理器、加速器、编译器、片上互连以及系统级验证，必须形成一个完整的体系。

RISC-V的开放性解决的是芯片设计的灵活性问题，但灵活性并不自动等于性能优势。如何把这种灵活性转化为实际的计算效率，才是RISC-V进入AI芯片领域真正需要回答的问题。