特斯拉发布人工智能芯片路线图

特斯拉披露了其经过调整的AI加速器路线图，从中可以一窥该公司未来芯片研发的方向。特斯拉预计，其第六代推理加速器的计算性能将达到现有第四代芯片的80倍；而其D3训练加速器将不再采用以SRAM为核心的架构，转而采用集成堆叠式HBM的多芯粒（chiplet）设计。

此外，特斯拉已开始用“超级智能”（Super Intelligence，简称SI）一词来取代“人工智能”（AI）来指代其AI加速器，并相应地以“SI”作为其加速器的命名标识。马斯克近期也证实，出于同样的原因，SpaceXAI将更名为SpaceXSI。

在特斯拉的人工智能（AI）硬件路线图中，最引人注目的进展或许莫过于其自研训练加速器“Dojo”的“回归”。此前，埃隆·马斯克（Elon Musk）曾于2025年8月取消了整个晶圆级Dojo项目；随后在2026年8月，他又表示SpaceX和xAI在地面及太空数据中心将完全采用英伟达（Nvidia）的硬件。不过，第三代Dojo（Dojo D3）将与前两代（Dojo D1和Dojo D2）有显著不同。

特斯拉将下一代Dojo 3（D3）训练加速器描述为一种基于“芯粒”（chiplet）的设计，结合了2.5D和3D封装技术以及堆叠式高带宽内存（HBM）。这与最初的Dojo D1“晶圆级系统”（system-on-wafer）架构有着本质区别——D1架构依赖分布式片上SRAM，并通过晶圆级封装技术将25个D1处理器互联，总计配备11 GB的SRAM。引入HBM表明，特斯拉旨在大幅提升内存容量；由于现代AI模型在存储参数、激活值及中间数据时需要消耗海量内存，从容量角度来看，SRAM已不再具备优势。采用HBM虽然简化了内存扩展，但也带来了在延迟、带宽、封装和功耗等方面的不同权衡考量。不过，目前尚不清楚特斯拉是否已彻底放弃了晶圆级集成技术。

一方面，可以利用晶圆级封装技术，将定制的 HBM（高带宽内存）模块堆叠在逻辑芯片（logic dies）之上。另一方面，晶圆级集成成本高昂，仅在特定应用场景（例如以 SRAM 为核心的架构）下才具有实际意义。在通过晶圆级互连技术连接的逻辑芯片上堆叠 HBM，会带来诸多问题：设计复杂性增加、散热挑战加剧、制造难度提升（可能导致良率下降）、长期可靠性隐忧，以及最终成本的上涨。尽管通过增加冗余设计和优化工艺技术，上述大部分挑战均可得到缓解，但这必然伴随着额外的成本支出，使得 D3 采用晶圆级封装的可能性降低。

特斯拉尚未披露 D3 的计算性能、内存容量、制造工艺或开发进度。不过，特斯拉声称其 Dojo D3 将针对“空间占用、训练能力和扩展性”进行优化；这意味着该单元不仅能提供出色的性能，还具备良好的可扩展性——这一点再次表明，它更可能采用传统的加速器架构，而非晶圆级封装技术。更耐人寻味的是，D3 还将针对“地外部署”进行优化，这很可能意味着至少部分型号的产品会具备抗辐射加固（radiation hardening）能力。

路线图中另一个值得关注的细节是特斯拉第六代推理加速器（SI6）的预估计算性能：其计算能力是 HW4 的 80 倍，内存容量则是 HW4 的 9 倍。根据 HW4 性能衡量方式的不同（具体解释见下文），SI6 的算力大约在 17,280 到 46,080 TOPS（每秒万亿次运算）之间，即 17.28 到 46.08 POPS（每秒千万亿次运算）；不过，目前尚不清楚 SI6 支持哪些数据格式。当然，这些仅为估算值，请谨慎参考。为了便于对比，英伟达（Nvidia）的 Rubin GPU 在推理任务中可提供 50 NVFP4 PFLOPS 的算力，在训练任务中为 35 NVFP4 PFLOPS，并支持 17.5 FP8/FP6 PFLOPS 的算力。此外，Rubin GPU 目前已开始向客户出货，而 SI6 预计要到 2029 年至 2030 年才会推出。下文将进一步探讨关于 SI6 的更多细节。

特斯拉目前在其汽车中使用的第四代推理处理器（最初称为 HW4，后更名为 AI4，现称为 SI4）由三星代工（Samsung Foundry）采用 7nm 级工艺技术制造，并采用传统的倒装芯片球栅阵列（FCBGA）封装（注：网传的特斯拉演示文稿中存在错误，声称该芯片采用 5nm 级工艺制造）；此外，它还配备了 16 GB 的 GDDR6 内存。特斯拉将该处理器视为其“全自动驾驶”（FSD）技术的当前基准，后续几代产品的性能都将以此为参照进行衡量。不过，特斯拉并未正式公布该芯片的具体算力数值、内存容量或功耗数据，这使得对比分析变得较为困难。埃隆·马斯克曾表示，HW4 的性能是 HW3 的 3 到 8 倍；鉴于 HW3 的官方额定算力为 72 TOPS，这意味着 HW4 是一款算力在 216 到 576 TOPS 之间的专用集成电路（ASIC）（注：以上均为估算值）。

正如预期，该幻灯片再次确认，即将推出的第五代推理加速器——代号为 SI5（亦称 HW5 或 AI5）——将分别由台积电（TSMC）和三星晶圆代工（Samsung Foundry）采用 3nm 和 2nm 级工艺技术进行制造。该芯片将采用多芯片模组（MCM）设计，这与 HW4 所使用的传统封装方式有所不同。据埃隆·马斯克（Elon Musk）透露，Tesla 预计 SI5 的性能将比 HW4 提升 40 倍；这一提升源于计算能力的八倍增长（得益于更精密的工艺技术和更多的执行单元）以及芯片优化带来的五倍增益。根据对 HW4 性能的不同计算方式，SI5 的算力预计在 8,640 到 23,040 TOPS 之间（此为估算值）。此外，该处理器的功耗预计在 250W 到 800W 之间（取决于具体应用场景），因此现阶段进行精确的性能估算并不具备太大的实际参考意义。同时，该处理器的内存容量将达到前代产品的六倍（即 96 GB）。根据所采用的内存类型（GDDR6 或 GDDR7），Tesla SI5 可提供 768 GB/s 至 1.536 TB/s 的内存带宽。

再来看 Tesla 的第六代推理加速器（SI6），其计算性能预计将进一步提升至 HW4 的 80 倍，内存容量也将达到当前一代处理器的八倍。这意味着其算力可能达到 17.28 – 46.08 POPS（每秒千万亿次运算，具体取决于 HW4 性能的计算方式），并配备 144 GB 内存——对于一款 AI 加速器而言，这代表了极高的性能水平和巨大的内存容量。

Tesla 已与三星晶圆代工达成协议，将由后者负责生产其第六代推理加速器，合作期持续至 2033 年。最新的幻灯片还披露，该芯片将采用 2nm 级工艺技术进行制造。考虑到该芯片预计于 2029 年至 2030 年问世，结合三星近期更新的代工路线图，我们所讨论的芯片很可能是车规级的 SF2A、性能增强版的 SF2P，甚至是采用背面供电（Backside Power Delivery）技术的 SF2Z。值得注意的是，关于 SI6，特斯拉似乎并未计划在 2030 年代通过英特尔的 14A 工艺在“Terafab”工厂进行生产。

SI6 将沿用在 AI5/SI5/HW5 中引入的多芯片模块（MCM）架构。这一选择十分合理，因为它既能充分利用在第五代推理加速器研发过程中积累的经验，又能将封装成本控制在相对合理的范围内。目前，许多汽车制造商正考虑在其下一代系统级封装（SiP）中采用多芯粒（Chiplet）设计和 HBM 内存，但这也会推高成本。至于特斯拉何时会在其推理加速器中引入 HBM，目前尚不得而知，但大概率不会是在 SI6 这一代产品上。